

Sinhroni pretvornik navzdol s preklapljanjem pri ničelni napetosti

Tine Konjedic, Lucijan Korošec, Mitja Truntič, Miran Rodič, Miro Milanovič

Univerza v Mariboru
Fakulteta za elektrotehniko, računalništvo in informatiko
Smetanova 17, SI-2000 Maribor
E-pošta: tine.konjedic@um.si

Zero voltage switched synchronous buck converter

The paper proposes an approach for achieving zero voltage switching in the entire operating range of a synchronous buck converter. This is achieved by operating the converter in discontinuous conduction mode and a load-dependent variation of the switching frequency. The latter is required for maintaining a constant negative amplitude of the inductor current, which allows zero voltage turn on of the main transistor. The proposed approach does not require any additional components or circuitry for its realization and can be entirely implemented into a digital signal controller. Experimental test results have confirmed the effectiveness of the presented approach.

1 Uvod

Sinhroni pretvorniki navzdol sodijo med najpogosteje uporabljane enosmerne močnostne pretvornike. Prisotni so v večini napajalnikov mobilnih, prenosnih in stacionarnih naprav, v izvedbah za moči od nekaj milivatov do nekaj kilovatov. Prednost sinhronega pretvornika navzdol v primerjavi z klasičnim eno-stikalnim pretvornikom navzdol je v nižjih prevodnih izgubah, ki se dosežejo na račun zamenjave prostotečne diode s tranzistorjem [1]. Slednji imajo namreč občutno nižjo notranjo upornost v prevodnem stanju kot hitre schottkyjeve diode. Dodatna prednost sinhronega pretvornika navzdol je v sposobnosti dvosmernega pretoka energije, ki se zahteva v napravah za polnjenje akumulatorskih baterij [2]. Ob naštetih prednostih pa se pri sinhroneh stikalnih pretvornikih pojavljajo tudi določene težave. Izpostaviti velja predvsem neželen vklop sinhronega tranzistorja pri vklopu glavnega tranzistorja in pojav okrevanja notranje diode sinhronega tranzistorja. V času okrevanja notranje diode sta oba tranzistorja v vezju izpostavljena velikim strminam tokov in napetosti, kar negativno vpliva na elektromagnetne motnje, stikalne izgube in lahko privede do nevarnih obravnavnih stanj [3, 4]. Omenjeni negativni pojavi postajajo izrazitejši pri višjih napetostih in stikalnih frekvencah ter lahko popolnoma izničijo prednosti sinhronega pretvornika navzdol.

Zahteve po čim manjših in lažjih napajalnikih so prisilile načrtovalce in proizvajalce stikalnih pretvornikov k uporabi visokih stikalnih frekvenc, ki dovoljujejo občutno zmanjšanje velikosti pasivnih komponent v pretvorniških

vezjih. Poglavitni negativni vpliv obratovanja pri visokih stikalnih frekvencah je povečanje stikalnih izgub in posledično nižji izkoristek energijske pretvorbe. V izogib takšnemu povečanju stikalnih izgub je mogoče uporabiti tehniko preklapljanja pri ničelni napetosti (ang. zero voltage switching - ZVS), ki posredno tudi ublaži stopnjo zmanjševanja izkoristka pretvornika z večanjem stikalne frekvence. V znanstveni literaturi je moč zaslediti vrsto različnih pristopov k doseganju ZVS pri sinhrinem pretvorniku navzdol [3, 4, 5, 6]. Njihova slabost je v potrebnih modifikacijah osnovnega vezja pretvornika ali vključevanju dodatnih komponent.

V tem članku je predstavljena regulacijska strategija, ki zagotavlja ZVS sinhronega pretvornika navzdol v celotnem območju delovanja. Predlagan pristop temelji na obratovanju v nezveznem režimu in sprotinem prilagajajuju stikalne frekvence, ki zagotavlja vklop obeh tranzistorjev v vezju pri ničelni napetosti. S vklapljanjem tranzistorjev pri ničelni napetosti se odpravi tudi težave z neželenim vklopom in okrevanjem notranje diode sinhronega tranzistorja. Predlagan pristop ne zahteva nikakršnih posegov v osnovno vezje pretvornika in ga je mogoče v celoti implementirati v digitalni signalni krmilnik (ang. digital signal controller - DSC). Delovanje v nezveznem režimu (ang. discontinuous conduction mode - DCM) zahteva uporabo občutno manjše dušilke kot v primeru zveznega režima delovanja in tako ugodno vpliva na gostoto moči.

V naslednjih poglavjih sta opisana način doseganja ZVS v nezveznem režimu delovanja sinhronega pretvornika navzdol in predlagana regulacijska strategija. Sledijo rezultati eksperimentalnih preizkusov in na koncu še zaključki iz predstavljenega dela.

2 ZVS v nezveznem režimu delovanja


Poglavitni cilj predstavljenega dela je doseganje ZVS v celotnem delovnem območju pretvornika, kar je moč dosegiti z obratovanjem v DCM. Osnovno vezje obravnavanega sinhronega pretvornika navzdol je prikazano na Sliki 1. Na sliki so označene tudi izhodne parazitne kapacitivnosti C_{ossH} in C_{ossL} , ki igrajo ključno vlogo pri analizi preklopnih pojavov močnostnih MOSFET tranzistorjev. Poenostavljen časovni potek preklopov v sinhrinem pretvorniku navzdol, ki deluje v DCM, je prikazan na Sliki 2 in bo služil kot osnova za razlagu načina dose-

ganja preklopov pri ničelnici napetosti.


Intervali I-IV so skupni delovanju v zveznem in nezveznem režimu. Ob predpostavki zadostnega trajanja mrtvih časov, tok skozi dušilko i_L izprazni C_{ossL} in napolni C_{ossH} na vrednost vhodne napetosti U_{in} v Intervalu II. Na takšen način se lahko vklop sinhronega tranzistorja Q_L izvede pri ničelnici napetosti, v zveznem in nezveznem režimu delovanja. Notranja dioda glavnega tranzistorja Q_H pri takšnem preklopu ne prevzame nikakršnega toka, zaradi česar težave z okrejanjem diode glavnega tranzistorja pri sinhronem pretvorniku navzdol niso prisotne.

Veliko bolj problematičen je vklop glavnega tranzistorja Q_H , saj v zveznem režimu delovanja ni toka potrebnega za praznjenje njegove izhodne kapacitivnosti C_{ossH} . Posledično se vklop izvede pri napetosti U_{in} . Takšen vklop spremljajo visoke stikalne izgube, ki izdano zmanjšajo izkoristek pretvornika pri visokih stikalnih frekvencah. Vklop glavnega stikala Q_H pri napetosti U_{in} je neželen tudi zaradi hkratnega pojava okrejanja notranje diode sinhronega tranzistorja Q_L , ki pri višjih napetostih in tokovih generira dodatne stikalne izgube, lahko pa tudi privede do nevarnih obratovalnih stanj.

Vklop glavnega tranzistorja Q_H pri ničelnici napetosti temelji na zagotavljanju potrebnega toka za praznjenje izhodnega parazitnega kondenzatorja C_{ossH} pred trenutkom vklopa. Osnovni princip je razviden iz Intervalov IV-VIII na Sliki 2. Izklop tranzistorja Q_L je zakasnjen, tako da tok i_L skozi dušilko spremeni smer. Ta točka označuje začetek Intervala V, ki predstavlja prvo stanje, ki ni prisotno v obratovanju v zveznem režimu in režimu na meji zveznosti. V trenutku, ko i_L doseže določeno "negativno" vrednost se tranzistor Q_L izklopi in preidemo v Interval VI, znotraj katerega povratni tok skozi dušilko izprazni C_{ossH} ter napolni C_{ossL} na vhodno napetost U_{in} . Kakor hitro napetost u_{dsH} pada na 0, tok prevzame notranja dioda glavnega tranzistorja Q_H , s čimer se prične Interval VII. Od tega trenutka do točke v kateri i_L ponovno spremeni smer je mogoč vklop glavnega tranzistorja Q_H pri ničelnici napetosti, kakor je prikazano na Sliki 2. Ob dejstvu, da takšen vklop praktično ne povzroči stikalnih izgub je pomembno tudi, da notranja dioda tranzistorja Q_L ne prevaja pred vklopom tranzistorja Q_H , kar prepreči morebitne izgube zaradi okrejanja diode v tranzistorju Q_L .



Slika 1: Osnovno vezje sinhronega pretvornika navzdol.



Slika 2: Poenostavljen časovni potek preklopov v sinhronem pretvorniku navzdol delajočem v DCM.

3 Prilagajanje stikalne frekvence

Obratovanje sinhronega pretvornika navzdol v DCM je ugodno z vidika stikalnih izgub, preprečevanja pojava okrejanja notranjih diod tranzistorjev in spremljajočih izgub, preprečevanja neželena vklopa sinhronega tranzistorja pri vklopu glavnega tranzistorja in zmanjšanja velikosti pasivnih komponent v vezju. Zmanjšati je mogoče predvsem velikost dušilke, saj je pri obratovanju v DCM pri določeni stikalni frekvenci dopustna valovitost toka Δi_L višja kot v primeru obratovanja v zveznem režimu. Iz tega sledi, da je potrebna induktivnost L v DCM ustrezno manjša. Valovitost toka skozi dušilko je mogoče zapisati kot

$$\Delta i_L = \frac{U_{in}(1-D)DT_{sw}}{2L}, \quad (1)$$

kjer je D prevajalno razmerje in T_{sw} stikalna perioda. Srednja vrednost toka skozi dušilko I_{avg} je v teoriji enaka izhodnemu toku pretvornika i_o in jo je mogoče določiti kot

$$I_{avg} = i_o = \frac{DU_{in}}{R}, \quad (2)$$

kjer je R upornost bremena. Kakor je opisano v predhodnem poglavju, je potrebno v vsakem stikalnem ciklu

zagotoviti določeno amplitudo povratnega toka I_N za zagotavljanje vklopa glavnega tranzistorja Q_H pri ničelni napetosti. Valovitost toka skozi dušilko Δi_L je v tem primeru enaka


$$\Delta i_L = I_{avg} + I_N. \quad (3)$$

Substitucija (1) in (2) v (3) rezultira v


$$T_{sw} = \frac{2L}{U_{in}(1-D)D} \left(\frac{DU_{in}}{R} + I_N \right), \quad (4)$$

ki predstavlja izraz za izračun stikalne periode T_{sw} , ki zagotavlja ZVS sinhronega pretvornika navzdol v pripadajoči delovni točki. Na osnovi (4) je bil izrisan grafikon na Sliki 3, ki prikazuje odvisnost želene stikalne frekvence f_{sw} od induktivnosti L in izhodne moči pretvornika P_o . Iz Slike 3 je razvidno, da izbira dušilke določa želeno stikalno frekvenco f_{sw} , kot tudi frekvenčno območje v katerem se mora stikalna frekvencia spremenjati, da se v celotnem območju delovanja pretvornika zagotovi DCM s konstantno amplitudo povratnega toka I_N .

Površina na Sliki 3 predstavlja mejo delovanja z ZVS. Obratovanje s stikalnimi frekvencami nad prikazano površino vodi v izgubo ZVS, medtem ko obratovanje pod površino rezultira v prekomerno valovitost toka skozi dušilko. Slednja je neželena saj povečuje izgube v magnetnem jedru dušilke, kot tudi izgube pri izklopu glavnega tranzistorja Q_H , ki se izklaplja pri vršni vrednosti toka i_L , kot je prikazano na Sliki 2. Eden izmed poglavitnih regulacijskih ciljev je torej zagotoviti obratovanje na izrisani površini. Ob predpostavki, da je spremembra induktivnosti L v odvisnosti od obremenitve zanemarljiva, je področje delovanja omejeno na krivuljo $f_{sw} = f(P_{out})$ pri konstantni induktivnosti L . Z namenom zagotavljanja delovanja z ZVS v celotnem delovnem območju pretvornika je torej potrebno stikalno frekvenco prilagajati glede na trenutno obremenitev. Iz Slike 3 je tudi razvidno, da je zahtevana spremembra stikalne frekvence razmeroma majhna pri večjih obremenitvah, medtem ko so spremembe pri majhnih obremenitvah veliko večje. Seveda je potrebno maksimalno dopustno stikalno frekvenco



Slika 3: Mejna površina ZVS pri $U_{in} = 24$ V, $U_o = 12$ V in $I_N = 1$ A.



Slika 4: Kaskadna regulacijska shema za regulacijo izhodne napetosti pretvornika in zagotavljanje delovanja z ZVS s prilaganjem stikalne frekvence.

tudi omejiti, saj lahko pri zelo majhnih obremenitvah potraba prožilne stopnje in same izklopne izgube tranzistorjev presežejo izhodno moč pretvornika.

V sodobnih napajalnikih je običajno zahtevana regulacija izhodne napetosti pretvornika na nivo, ki ga zahteva breme. Za izpolnitve te zahteve je bila načrtovana dvoznačna kaskadna regulacijska shema s PI-regulatorji, prikazana na Sliki 4. Zunanja napetostna regulacijska zanka služi za generiranje referenčne srednje vrednosti toka skozi dušilko, ki je regulirana z notranjo tokovno regulacijsko zanko. Opisana kaskadna regulacija zagotavlja želeno izhodno napetost u_o tako v stacionarnem stanju kot tudi med prehodnimi pojavi s spremenjanjem prevajjalnega razmerja D .

Preostali deli regulacijske sheme služi za zagotavljanje ZVS v celotnem delovnem območju pretvornika. S substitucijo izraza za prevajjalno razmerje pretvornika navzdol na osnovi napetosti $D = U_o/U_{in}$ v (4), lahko izrazimo želeno vrednost stikalne periode T_{sw} kot


$$T_{sw} = 2L \frac{(I_N + I_{avg}) U_{in}}{(U_{in} - U_o) U_o}. \quad (5)$$

Enačba (5) vsebuje le znane konstantne in merjene vrednosti spremenljivk potrebnih za izračun stikalne periode T_{sw} , ki bo zagotovila delovanje na površini izrisani na Sliki 3. V izogib oscilacijam in omejitev dinamike spremenjanja stikalne frekvence, je izračunu želene stikalne periode dodan še nizkopasovni filter z lomno frekvenco 100 Hz, kakor je prikazano na Sliki 4. Predstavljeni regulacijski shem je mogoče v celoti implementirati v DSC, za delovanje pa zahteva le meritve vhodne napetosti U_{in} , izhodne napetosti u_o in toka skozi dušilko i_L .

4 Eksperimentalni rezultati

Predlagan pristop je bil eksperimentalno preizkušen na laboratorijskem prototipu sinhronega pretvornika navzdol, ki je prikazan na Sliki 5. Regulacijski algoritem je bil implementiran v DSC TMS320C28343 proizvajalca Texas Instruments.

Eksperimentalni preizkusi so bili izvedeni na pretvorniku v zaprtoznačnem napetostno reguliranem sistemu, prikazanem na Sliki 4. Vhodna napetost je bila enaka $U_{in} = 24$ V, medtem ko je bila izhodna napetost regulirana na $U_o = 12$ V. Potrebna amplituda povratnega toka I_N je bila grobo ocenjena na vrednost $I_N = 1$ A,




Slika 5: Eksperimentalna postavitev s sinhronim pretvornikom navzdol (v sredini).

kar zagotavlja popolno izpraznitve parazitnega kondenzatorja C_{ossH} pred vklopom tranzistorja Q_H . Delovanje regulacijskega sistema je bilo preizkušeno pri spremembah bremena z $R = 10 \Omega$ na $R = 6.67 \Omega$. Rezultat prvega preizkusa, ki je bil izveden pri nespremenljivi stikalni frekvenci, je prikazan na Sliki 6. Iz slike je razvidno, da povečanje obremenitve pretvornika povzroči spremembo amplitude povratnega toka ΔI_N . Rezultirajoča manjša amplituda povratnega toka I_N se lahko izkaže za nezadostno pri praznjenju parazitnega kondenzatorja C_{ossH} in lahko vodi do izgube ZVS ter posledičnega povečanja stikalnih izgub.

Slika 7 prikazuje rezultat drugega preizkusa, ki pa je bil izveden pri predlagani spremenljivi stikalni frekvenci. Iz slike je razvidno, da enaka sprememba bremena kot pri prvem preizkusu, v tem primeru ne vpliva na spodnjo "ovojnico" toka skozi dušilko i_L . Edina opazna sprememba je v zgornji "ovojnici" toka skozi dušilko i_L , ki pa je posledica povečane obremenitve. Nespremenljiva izhodna napetost u_o pri spremembah bremena ter stikalne frekvence kaže na ustrezno delovanje napetostne regulacije.

5 Zaključek

V članku je predstavljena regulacijska strategija, ki zagotavlja ZVS sinhronega pretvornika navzdol v celotnem območju delovanja. Princip temelji na delovanju v DCM in prilagajanju stikalne frekvence pretvornika v odvisnosti




Slika 7: Časovni potek napetosti in tokov ob nenaslovni spremembi bremena z $R = 10 \Omega$ na $R = 6.67 \Omega$ pri preizkusu s predlaganim bremensko odvisnim prilagajanjem stikalne frekvence.

od bremena, tako da pretvornik ves čas deluje na meji ZVS. Slednja označuje minimalno potrebno valovitost toka za vzdrževanje ZVS in s tem minimalne izgube v magnetnem jedru dušilke. Delovanje sinhronega pretvornika navzdol z ZVS odpravi vklopne izgube tranzistorjev ter težave povezane z okrevanjem notranje diode in neželenim vklopom sinhronega tranzistorja. Dodatna prednost delovanja v DCM je v možnosti zmanjšanja velikosti dušilke. Predlagan pristop je možno v celoti implementirati v DSC in ne zahteva nikakršnih posegov v osnovno vezje pretvornika ali dodatnih komponent. Eksperimentalni preizkusi so potrdili učinkovitost predlaganega pristopa.

Literatura

- [1] A. Emadi, A. Khaligh, Z. Nie, and Y. Lee, *Integrated Power Electronic Converters and Digital Control*, ser. Power Electronics and Applications Series. Taylor & Francis, 2009.
- [2] G.-T. Bae and F. soon Kang, "Bidirectional dc-to-dc converter employing a selective switch and two inductors for optimal operation in buck and boost mode," in *Electrical Machines and Systems (ICEMS), 2013 International Conference on*, Oct 2013, pp. 1727–1730.
- [3] H.-L. Do, "Zero-voltage-switching synchronous buck converter with a coupled inductor," *Industrial Electronics, IEEE Transactions on*, vol. 58, no. 8, pp. 3440–3447, Aug 2011.
- [4] H. Mao, O. Abdel Rahman, and I. Batarseh, "Zero-voltage-switching dc-dc converters with synchronous rectifiers," *Power Electronics, IEEE Transactions on*, vol. 23, no. 1, pp. 369–378, Jan 2008.
- [5] C.-Y. Chiang and C.-L. Chen, "Zero-voltage-switching control for a pwm buck converter under dcm/ccm boundary," *Power Electronics, IEEE Transactions on*, vol. 24, no. 9, pp. 2120–2126, Sept 2009.
- [6] S.-S. Lee, "Step-down converter with efficient zvs operation with load variation," *Industrial Electronics, IEEE Transactions on*, vol. 61, no. 1, pp. 591–597, Jan 2014.



Slika 6: Časovni potek napetosti in tokov ob nenaslovni spremembi bremena z $R = 10 \Omega$ na $R = 6.67 \Omega$ pri preizkusu z nespremenljivo stikalno frekvenco.